

モデルベース並列化と関連技術

2021年1月

名古屋大学大学院情報学研究科

枝廣 正人

“youtube masato edahiro”で検索して
ただくと、関連動画が見られます

本資料の一部画像は各製品
販売企業WWWサイトから
引用させていただきました。


講演概要

- モデルベース開発とマルチコア化が独立して普及する中、**モデルレベルでターゲットを考慮して開発を進めることが必要不可欠**になっています。本セミナーにおいては、名古屋大学で進めているモデルレベルでの並列化、その際にターゲット情報を取得するための国際標準SHIM、およびそれらの関連技術について紹介します。

目次



- どうしてモデルレベルでの並列化なのか
- 課題と研究状況
 - 並列化
 - 性能見積
 - 検証
- 組込みマルチコアコンソーシアムについて

モデルベース開発(MBD)




制御と並列動作

ほぼ同じ 2 種の制御プログラムの並列動作例




制御が少し異なる
だけで、性能が
大きく異なる

MBDの現状



モデルレベルで考えることができないと、、、



モデルレベルで考える際の課題

- 並列化手法
 - モデルレベルでどう並列化するのか？
- 性能見積
 - モデルレベルでどう性能評価するのか？
- 検証
 - モデルレベルでどう検証するのか？

目次


- どうしてモデルレベルでの並列化なのか
- **課題と研究状況**
 - 並列化
 - 性能見積
 - 検証
- 組込みマルチコアコンソーシアムについて

モデルレベルでどう並列化するのか？


- モデル（ブロック線図）のレベルで、ブロックをコアに割当
 - すべてのコアにおける**負荷を同一**にしつつ**コア間通信を最小化**（いわゆるmin-cut手法）
- **重要：各ブロックに性能情報が付いていること**
 - 性能見積の話題で
- **重要：すべての依存関係がブロック線図上の線として表現されていること**
 - 実際には例外あり。SimulinkではData Store Memory
 - 現状では依存関係をつけるか、同一Data Store Memoryに対するすべてのアクセスブロックを同じコアに配置して生成コードの順序を変えないことで対応
- **重要：並列動作時に逐次動作とふるまいを変えないこと**
 - 検証の話題で

モデルからの情報抽出

Simulinkモデル



②ブロックレベル構造抽出 (CSPグラフ構造)



①コード生成

```
/* Saturate: '<S1>/Saturation' */  
if (pid_controller1_pid_Sum2_1 >= pid_controller1_pid_Saturation_1  
    else if (pid_controller1_pid_Sum2_1 <= pid_controller1_pid_LowerSaturation_1  
    {  
    pid_controller1_pid_Saturation_1 = pid_controller1_pid_Saturation_1;  
    } else {  
    pid_controller1_pid_Saturation_1 = pid_controller1_pid_LowerSaturation_1;  
    }  
/* End of Saturate: '<S1>/Saturation' */  
/* Sum: '<S1>/Sum' incorporates:  
* Inport: '<Root>/error'
```

③ブロック処理コード抽出

```
<block blocktype="Saturate" name="pid_controller1_pid_Saturation_1" port="pid_controller1_pid_Saturation_1" port="pid_controller1_pid_Saturation_1" mode="output" >  
<input line="pid_controller1_pid_Sum2_1" port="pid_controller1_pid_Sum2_1" mode="input" >  
<connect block="pid_controller1_pid_Sum2" port="pid_controller1_pid_Sum2_1" type="data" >  
</input>  
<output line="pid_controller1_pid_Saturation_1" port="pid_controller1_pid_Saturation_1" mode="output" >  
<connect block="pid_controller1_pid_voltage" port="pid_controller1_pid_voltage_1" type="data" >  
</output>  
<var line="pid_controller1_pid_Sum2_1" mode="input" >  
<var line="pid_controller1_pid_Saturation_1" mode="output" >  
<param name="Saturation_Uppersat" storage="pid_controller1_pid_Saturation_1" type="real" >  
<param name="Saturation_Lowersat" storage="pid_controller1_pid_Saturation_1" type="real" >  
<code file="models/pid/pid_controller1_ert_rtw/pid_controller1_pid_Saturation_1.c" >  
/* Saturate: '<S1>/Saturation' */  
if (pid_controller1_pid_Sum2_1 >= pid_controller1_pid_Saturation_1  
    else if (pid_controller1_pid_Sum2_1 <= pid_controller1_pid_LowerSaturation_1  
    {  
    pid_controller1_pid_Saturation_1 = pid_controller1_pid_Saturation_1;  
    } else {  
    pid_controller1_pid_Saturation_1 = pid_controller1_pid_LowerSaturation_1;  
    }  
/* End of Saturate: '<S1>/Saturation' */  
</code>  
<code file="models/pid/pid_controller1_ert_rtw/pid_controller1_pid_Saturation_1.c" >  
pid_controller1_pid_Saturation_1 = 0.0F;  
</code>  
<performance best="26" type="task" typical="31" worst="31" >  
<performance best="15" type="init" typical="15" worst="15" >  
<forward block="pid_controller1_voltage" type="data" >  
<var line="pid_controller1_pid_1" mode="input" name="pid_controller1_pid_1" >  
</forward>  
<backward block="pid_controller1_pid_Sum2" type="data" >  
<var line="pid_controller1_pid_Sum2_1" mode="output" name="pid_controller1_pid_Sum2_1" >  
</backward>  
</block>
```


```
<ComponentSet name="Board_BO">↓  
  <ComponentSet name="Cluster_BOCQ">↓  
    <ComponentSet name="PE_BOCQP1">↓  
      <SlaveComponent name="LRAM_BOCQP1">  
        <MasterComponent name="CPU_BOCQP1">  
          <CommonInstructionSet name="ret">  
            <Instruction name="ret">  
              <Latency best="10.0" typical="10.0" >  
              <Pitch best="10.0" typical="10.0" >  
            </Instruction>↓  
          <Instruction name="hr">↓
```

④抽出コード処理量見積

ブロックレベル構造XML (BLXML)

SHIM

2コア配置の例（色分けはコア割当）




自動コード生成

- 同一コアに割り当てられたブロックに対応するコードを順に並べ、必要に応じてコード間にコア間通信を配置

```
/* Block: pid_controller1_pid_Saturation */  
agent sc_task_0010 () {  
  interface {  
    in<real32_T> CH_0013_0010;  
  
    out<real32_T> CH_0010_I00002;  
  
    spec {  
      CH_0013_0010;  
      CH_0010_I00002;  
    };  
  }  
  
  map {  
    SigmaC_agent_setUnitType(SigmaC_agent_self(), "k1-cluster");  
  }  
  
  /* params */  
  struct {  
    real32_T Saturation_UpperSat;  
    real32_T Saturation_LowerSat;  
  } pid_controller1_P = {  
    5.0F, /* Computed Parameter: S  
          * Referenced by: '<S1>/'  
          */  
    -5.0F /* Computed Parameter: S  
           * Referenced by: '<S1>/'  
           */  
  };  
  
  /* input variables */  
  real32_T pid_controller1_pid_Sum2_1;  
  
}
```

```
/* output variables */  
real32_T pid_controller1_pid_Saturation_1;  
  
init {  
  /* initialize task context */  
  pid_controller1_pid_Saturation_1 = 0.0F;  
}  
  
void start ()  
  exchange (CH_0013_0010 ch_0013_0010,  
           CH_0010_I00002 ch_0010_I00002) {  
  
  /* input */  
  pid_controller1_pid_Sum2_1 = ch_0013_0010;  
  
  /* C code */  
  /* Saturate: '<S1>/Saturation' */  
  if (pid_controller1_pid_Sum2_1 >= pid_controller1_P.Saturat  
      pid_controller1_pid_Saturation_1 = pid_controller1_P.Satu  
  } else if (pid_controller1_pid_Sum2_1 <= pid_controller1_P.  
  {  
    pid_controller1_pid_Saturation_1 = pid_controller1_P.Satu  
  } else {  
    pid_controller1_pid_Saturation_1 = pid_controller1_pid_Su  
  }  
  
  /* End of Saturate: '<S1>/Saturation' */  
  
  /* output */  
  ch_0010_I00002 = pid_controller1_pid_Saturation_1;  
  
}
```

並列化全体像



事例

モデルベース開発からTOPPERS搭載システムへのクロスレイヤ自動設計を利用したマルチコアモータ制御実装

～第7回TOPPERS活用アイデア・アプリケーション開発コンテスト 銅賞


～組込みシステムシンポジウム2017 優秀ポスター賞

デモ動画: https://youtu.be/eszVE9wc__c




システム全体イメージ

- PS3コントローラで操作
- RH850/F1H(デュアルコア)を利用
- TOPPERS/ATK2-SC1-MC上で動作
- ブラシレスモータ制御はクロスレイヤ設計手法によってモデルから自動生成された並列タスクで実行



ハードウェア

ボディ
(ヘッドライト, ブレーキランプ, ブザー等
が搭載)




本体

PS3コントローラ

F1Hボード
(HSBRH850F1H176)

Bluetoothモジュール
(SBDBT5V)




サーボモータ

組込用小型
モータドライバ
ボード



ブラシレスモータ

ブラシレスモータ制御モデル




並列コードの性能評価

- 出力比較



並列性能比較


- 実行時間



- 100us周期タスク 1.62倍
- 100us周期タスク + 10ms周期タスク 1.82倍

Min-Cut法


- 負荷を同一にしてコア間通信を最小化
 - 典型的には2段階
 - 初期解 . . . 問題に応じて良さそうな解を高速に生成
 - 反復 . . . 両側から選び、解が良くなる方向で交換
 - 局所最適解に陥りやすく、脱出のための工夫がポイント
 - 局所最適解 . . . 最適解に到達していないのに、
どれを交換しても解は良くならない
 - 脱出アルゴリズム
 - Kernighan-Lin法
 - メタヒューリスティック
 - Simulated Annealingなど
 - 階層クラスタリング
 - など数多く提案されている



局所最適解

階層クラスタリング手法(*)

- 階層的にクラスタリングし、崩しながらペア交換アルゴリズムを適用すると局所最適解から脱出しやすい



(*) M. Edahiro and T. Yoshimura: New Placement and Global Routing Algorithms for Standard Cell Layouts. DAC 1990: pp. 642-645

Gサイバーチャンネル on Jan 18, 2021. Copyright © 2021

Nagoya University. All Rights Reserved.

二重階層クラスタリング法


- 設計制約等により同じプロセッサに配置したいグループなどの考慮を入れる
- 二重階層クラスタリング法（全体）
 1. 第ゼロ段階のクラスタリング（ユーザ強制配置）
 2. 第一段階のクラスタリング
 3. 第二段階のクラスタリング
 4. 第二段階クラスタのコア配置（グローバル配置）
 5. 第一段階クラスタのコア配置（ローカル配置）
 - ローカル配置に階層クラスタリング法を適用
 6. 第一段階および第ゼロ段階クラスタリングを展開し、並列化完了

第一段階のクラスタリング

- メモリアクセスクラスタリング
 - 同じ共有メモリ資源に読み書きする処理ブロックをグループ化
 - 検証に有利
- 一括コードブロッククラスタリング
 - 複数ブロックに対し、一括してコード生成されるブロック群のグループ化
- サブシステム関連クラスタリング
 - 特殊ポート付や、標準ライブラリなど分割しない方がよいサブシステムのグループ化

第二段階のクラスタリング

- 例えば（機能 (Atomic Subsystem)×周期）でグループ化
- グローバル配置
 - 個々の第二段階クラスタをコア（群）へ割当
 - クラスタ数が多くないため様々な手法が可能



グローバル配置アルゴリズム

- 混合整数線形計画を利用

- 鍾, 枝廣. "組込み制御システムに対するマルチコア向けモデルレベル自動並列化手法", 情報処理学会論文誌, Vol.59, pp. 735-747, 2018.

- 性能へヘテロジニアス対応

- コアに性能倍率属性を対応させる
- Z. Zhong and M. Edahiro. "Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors," International Journal of Computer & Technology, Vol. 19, pp. 7470-7484, 2019.

- 一般のヘテロジニアス対応

- コアにコア種類属性を対応させ、ブロックにコア種類ごとの性能情報を対応させる (コア種類: CPU, GPU, etc.)
- 一般には非線形問題になるが、パスに注目することにより、混合整数線形計画問題に帰着
- Z. Zhong and M. Edahiro. "Model-Based Parallelization for Simulink Models on Multicore CPUs and GPUs," International Journal of Computer & Technology, Vol. 20, pp. 1-13, 2020.



並列化に関するその他の話題

入力拡張：AMALTHEAモデル

- AMALTHEAモデルからBLXMLへの変換
- AMALTHEAモデル
 - 欧州車載向けマルチコアシステム記述のためのモデル
 - ヘテロジニアスシステムも記述可能
- WATERS2019（欧州組込み関連学会）提供の車載制御モデルを用いて実験
 - 自動運転を想定したモデル
 - NVIDIA社 Jetson TX2 (4CPU+2CPU+1GPU)を想定し、各ブロック（下図の四角）に、2種のCPUおよびGPUでの実行性能が与えられている
 - 6コアにて周期制約を満たす割り当てを達成




<http://www.amalthea-project.org/>



入力拡張：Cコード関数単位並列化

福島[ETNET2021](予定)





*SVFG: Sparse Value Flow Graph

SVFG*(画像)

入力拡張：データ並列


徐[ETNET2021] (予定)

- S-Function Builderを用いてforループを記載し、オープンツール（PPCG等）により自動/手動で並列化
- 従来からのMBPによるタスク並列と組み合わせることが可能



出力拡張：モデル分割


- Simulinkのふるまいを変えずにコア割当に対応した分割モデルを出力




開発ステージ毎のV字プロセス

生沼[ガイオサイバーチャンネル2020]

- それぞれの開発ステージでV字プロセスを設定し、ツールをマッピング



- ヘテロジニアスプロセッサ向けにコア割当されたBLXMLからRTOS+Linux+FPGAで動作するランタイムの生成を実現




目次

- どうしてモデルレベルでの並列化なのか
- **課題と研究状況**
 - 並列化
 - 性能見積
 - 検証
- 組込みマルチコアコンソーシアムについて

SHIMとは

Software-Hardware Interface for Multi-many-core



- 多様なマルチコアチップを抽象化したXML記述
 - コア種類・数、メモリ配置、アドレスマップ、通信、コア→メモリ性能情報等が、数百ページの説明書を読まずとも、機械的に読める
 - 性能情報の例：コアAからメモリ番地Xにアクセスしたときの(best, typ, worst)レイテンシ（右下図参照）、**LLVM-IR命令ごとのプロセッサ性能情報**
 - ツール群、OS等がSHIM対応することにより、多様なマルチコアチップを共通的に扱えるようにすることが目的


SHIM2.0はIEEE 2804-2019として標準化

Open SHIM Github <https://github.com/openshim/shim>



コア→メモリ性能情報
SHIM記述例

SHIMのユースケースとメリット




- マルチコアにおけるアプリケーション実行性能見積
- マルチコア選定時のアプリケーション実行性能比較
- 異なるマルチコアへのアプリケーション移植の際の性能見積
- 複数マルチコアをターゲットとしたソフトウェア部品開発
- 特定アプリケーション向けに特化したマルチコアを企画する際の性能評価
- マルチコア向け開発支援を行う各種ツールの開発コスト低減とSHIM対応ツールエコシステム

見積誤差±20%が目標

モデルレベルでどう性能評価するのか？

Simulinkモデル



②ブロックレベル構造抽出 (CSPグラフ構造)



①コード生成

```
/* Saturate: '<S1>/Saturation' */  
if (pid_controller1_pid_Sum2_1 >= pid_controller1_pid_Saturation_1  
else if (pid_controller1_pid_Sum2_1 <= pid_controller1_pid_Saturation_1  
pid_controller1_pid_Saturation_1  
else  
pid_controller1_pid_Saturation_1  
/* End of Saturate: '<S1>/Saturation'  
/* Sum: '<S1>/Sum' incorporates:  
* Inport: '<Root>/error'
```

③ブロック処理コード抽出

```
<block blocktype="Saturate" name="pid_controller1_pid_Sum2_1">  
<input line="pid_controller1_pid_Sum2_1" port="pid_controller1_pid_Sum2_1">  
</input>  
<output line="pid_controller1_pid_Saturation_1" port="pid_controller1_pid_Saturation_1">  
</output>  
<connect block="pid_controller1_pid_voltage" port="pid_controller1_pid_voltage">  
</connect>  
<var line="pid_controller1_pid_Sum2_1" mode="input">  
<var line="pid_controller1_pid_Saturation_1" mode="output">  
<param name="Saturation_SuperSat" storage="pid_controller1_pid_Saturation_1">  
<param name="Saturation_LowerSat" storage="pid_controller1_pid_Saturation_1">  
<code file="models/pid/pid_controller1_ert_rtw/pid_controller1_pid_Saturation_1.c">  
if (pid_controller1_pid_Sum2_1 >= pid_controller1_pid_Saturation_1  
pid_controller1_pid_Saturation_1 = pid_controller1_pid_Saturation_1  
else if (pid_controller1_pid_Sum2_1 <= pid_controller1_pid_Saturation_1  
pid_controller1_pid_Saturation_1 = pid_controller1_pid_Saturation_1  
else  
pid_controller1_pid_Saturation_1 = pid_controller1_pid_Sum2_1  
pid_controller1_pid_Saturation_1 = pid_controller1_pid_Sum2_1  
/* End of Saturate: '<S1>/Saturation' */  
</code>  
</code>  
</block>
```


モデル（内の各ブロック）に対応するコードをLLVM中間表現に変換し、SHIMで性能見積を行う

```
<ComponentSet name="Board_BO">↓  
<ComponentSet name="Cluster_BOCO">↓  
<ComponentSet name="PE_BOCOP1">↓  
<SlaveComponent name="LRAM_BOCOP1">↓  
<MasterComponent name="CPU_BOCOP1">↓  
<CommonInstructionSet name="LLVM">↓  
<Instruction name="ret">↓  
<Latency best="10.0" typical="10.0">↓  
<Pitch best="10.0" typical="10.0">↓  
</Instruction>↓  
</ComponentSet>
```


④抽出コード処理量見積

ブロックレベル構造XML (BLXML)

- SHIMのアーキテクチャ情報、性能情報を使って動作するISS（命令レベルシミュレータ）
- 動的見積、静的見積の双方に利用可能



SHIMulator PILS



SHIM性能見積の課題


- SHIM性能見積の基本的な方法
 - (事前・ターゲットごと) LLVM IR各命令の性能情報を計測→SHIM XMLを作成
 - 対象ソフトウェアをClang (LLVMコンパイラ)で中間言語表現にし、SHIM XMLを用いて見積もる
 - $\sum_{i \in IR} (i \text{の性能} \times i \text{の出現回数})$ により簡単に求まりそうであるが、以下に示す理由で実際には簡単ではない
- LLVM IRの特徴
 - 様々なアーキテクチャに対し汎用的に対応するため、レジスタ数無限で中間言語表現を生成する
 - 状況に応じ、一種類のLLVM IR命令から様々な種類のターゲットコードが生成される
 - レジスタヒット/ミス、直接ジャンプ、2のべき乗乗除算、命令入れ替え等
- **何をもちってLLVM IR命令の性能値とすればよいのか？**

当研究室でのSHIM計測・見積の歴史

- 当初は様々なパターンのアセンブラを書いて計測
 - キャッシュミスしないプログラムでSHIMの可能性を検証（西村[ETNET2014]）（この年にSHIM1.0公開）
 - レジスタスピルを考慮することにより性能向上（溝口[2016]）
 - パイプラインハザードなども考慮することにより性能向上（佐合[ETNET2019]）
- 各IR命令から生成されるアセンブラ列の種類も多過ぎ、アセンブラ記述では多様なISAへの対応が困難であることから方針変更

回帰分析によるSHIM計測

鳥越 [ETNET2020]



$$\sum IR \text{ 実行回数} \times \text{レイテンシ} = \text{実行サイクル}$$

この式を複数用意して各LLVM-IR命令のレイテンシを変数とする誤差最小問題として解く

利点と課題点

- 利点
 - どのターゲットにも同じサンプルプログラムで計測可能
 - Typicalサイクルが求まるため、見積りに使いやすい
- 課題点
 - サンプルプログラムの用意
 - 処理が偏らないようにしながらたくさん用意する必要がある
 - LLVM-IR命令の変数への割り当て
 - 変数をどこまで細分化するか
 - 細分化しすぎるとその分必要サンプル数が増える
 - 大まかすぎると精度が落ちる


サンプルの準備と変数の設定

- サンプルは25種類を用意
- 以前の見積りで計測したSHIMを参考にするなどして下表のような変数を設定

arithmetic	float	load	store	callret	others
add	fadd	load	store	call	その他の命令
sub	fsub			ret	
sdiv	fdiv				
srem	fmul				
urem	fcmp				
mul					

正規化を行ったSHIM計測

- 各プログラムの誤差（プログラムはサンプルと同一）
 - 計測サンプルと評価サンプルが同じでも誤差大（下図）
 - さらに、各変数にハードウェア・マニュアルから取ってきた値を代入しても誤差大




課題と対応の例

- 課題
 - レジスタスピル率、キャッシュミス率がプログラムごとに異なる
 - サイクル数計測オーバーヘッド
- 対応
 - 実機計測
 - キャッシュアクセス回数・リフィル回数調査
 - 実際の見積時は外から与えることになるが、今回は計測
 - 実行サイクル数の下限を10000に調整
 - 回帰分析
 - LLVM-IR命令分類変更
 - キャッシュとメモリへのアクセスレイテンシの変数を追加
 - 計測オーバーヘッドの変数を追加
 - 外れ値除外
 - 制約条件追加


新しい定式化

井ノ川 [ETNET2021] (予定)



評価結果


- サンプルとは異なる評価プログラム（5種）を使用
 - すべてのプログラムで±20%以内を達成



目次

- どうしてモデルレベルでの並列化なのか
- **課題と研究状況**
 - 並列化
 - 性能見積
 - 検証
- 組込みマルチコアコンソーシアムについて

モデルレベルでどう検証するのか？




モデルレベル並列化に従い、逐次コードを分割して組み替え、並列コードを生成。

逐次コードは正しいとして、モデルレベル並行動作のふるまいを検証

```
size="32"  
type  
construct  
typical="10.  
ypical="10.0"
```

並列化コードに対する課題


- 並列・並行実行により、タイミングに関する自由度が指数関数的に増大



デッドロック？ 読み書き順序逆転？

自動コード生成ツールに対する課題


- もとのSimulinkモデルと並列化コードは等価なのか？



```
700 /*
701  * メインタスク
702  *
703  * ユーザコマンドの受信と、コマンドごとの処理実行
704  */
705 TASK(MainTask)
706 {
707     uint8    command;
708     uint8    task_no;
709     uint32   i;
710     CoreIdType coreid = GetCoreID();
711
712     TickType val = 0U;
713     TickType eval = 0U;
714
715     syslog(LOG_EMERG, "activate MainTask! @ core%d", coreid);
716     /*
717     * タスク番号・コマンドバッファ初期化
718     */
719     task_no = (uint8) (0);
720     for (i = 0U; i < (sizeof(command_tbl) / sizeof(command_tbl[0])); i++) {
721         command_tbl[i] = 0U;
722     }
723
724     /*
725     * MainCycArm0, MainCycArm1を周期アラームとして設定
726     */
727     SetRelAlarm(MainCycArm0, TICK_FOR_10MS, TICK_FOR_10MS);
728     SetRelAlarm(MainCycArm1, TICK_FOR_10MS, TICK_FOR_10MS);
729 }
```

a. 並列化が原因で発生する問題の検証


- 生成されたCSPモデルを用いてモデル検査
 - 機能要件
 - デッドロック：deadlock-freeを利用して検証
 - 読み書き順序逆転：LTL（線形時相論理）を利用した順序保証検証
 - 非機能要件
 - デッドラインミス：時間情報付CSPモデルとdeadline制約で検証
(deadline制約：deadline以内に終了しないとデッドロックする)



- BLXML（コア割当てと実行順序情報を保持）からCSPモデルを自動生成するツール
 - デッドロック、実行順序逆転、デッドラインミスの検証モデルを自動生成が可能
 - 生成されたCSPモデルを検証ツールに通すことでデッドロックなどの検証が可能
 - 検証を行う際の状態爆発の対応策として、AtomicSubsystemによる分割を行った状態で検証を行える階層分割が可能

xml2csp

- 生成されたCSPモデルをPATに通すことで自動的に検証を行うことが可能



```
1 //*****  
2 // out_kaken.csp  
3 // mlname:a_controller  
4 // Create:  
5 // 10/23 17:32:20  
6 // Options:  
7 // -c:0  
8 // -d:0  
9 // -t:0  
10 // -l:0  
11 // -j:0  
12 // -h:0  
13 // -s:0  
14 // Counts:  
15 // Processes.. 131  
16 // Channels.. 4  
17 // Branch Variables.. 0  
18 //*****  
19 //channel declaration  
20  
21  
22 channel ch_a_controller_System_duty_culc_RateTransition2_a_controller_System_duty_culc_Switch6 1;  
23 channel ch_a_controller_System_duty_culc_RateTransition3_a_controller_System_duty_culc_UnitDelay1 1;  
24 channel ch_a_controller_System_duty_culc_Subsystem1_Divide_a_controller_System_duty_culc_Zero_OrderHold5 1;  
25 channel ch_a_controller_pos_a_controller_System_pos_to_theta_MultiportSwitch 1;  
26  
27  
28 //global variable declaration  
29  
30  
31 //process definition  
32  
33 //core_process definition  
34  
35  
36 Core_1()=  
37 A_controller_loww;  
38 A_controller_speed_command;  
39 A_controller_wrr;  
40 A_controller_System_duty_culc_Zero_OrderHold4;  
41 A_controller_System_duty_culc_Zero_OrderHold5;  
42 A_controller_System_duty_culc_Divide1;  
43 A_controller_System_duty_culc_Constant2;  
44  
45  
Output Window  
Specification is parsed in 0.0219563s  
*****Channel Definitions*****  
channel ch_a_controller_System_duty_culc_RateTransition2_a_controller_System_duty_culc_Switch6 1;  
channel ch_a_controller_System_duty_culc_RateTransition3_a_controller_System_duty_culc_UnitDelay1 1;  
channel ch_a_controller_System_duty_culc_Subsystem1_Divide_a_controller_System_duty_culc_Zero_OrderHold5 1;  
channel ch_a_controller_pos_a_controller_System_pos_to_theta_MultiportSwitch 1;  
*****Process Definitions*****  
Core_1()=  
A_controller_loww();  
A_controller_speed_command();  
A_controller_wrr();  
A_controller_System_duty_culc_Zero_OrderHold4();  
A_controller_System_duty_culc_Zero_OrderHold5();  
A_controller_System_duty_culc_Divide1();  
A_controller_System_duty_culc_Constant2();  
A_controller_System_duty_culc_Constant2();  
Model Saved  
out_kaken.csp  
Ln: 33 Col: 0 INS  
8:46  
2017/10/25
```


並列化アルゴリズムの正当性の証明


多門 [ETNET2019]

- 並列化アルゴリズム自身をCSPで厳密に記述し、その正当性を証明する

– 機能要件

- 並列コードはSimulinkモデルのブロック間依存関係を満たすこと
- 逐次コードと並列コードの出力が等しくなること





Embedded
Multicore
Consortium

www.embeddedmulticore.org

組込みマルチコアコンソーシアム

ハードベンダ/ソフトベンダ/メーカを繋ぎマルチコア活用を支援

2020-11

名古屋大学 枝廣 正人

イーソル(株) 権藤 正樹

ガイオテクノロジー(株) 岩井 陽二

組み込みマルチコアの課題



EMC
設立動機

- マルチコアプロセッサはアーキテクチャの自由度が高く、各種ツールやプラットフォーム支援が重要
- 様々な並列化手法、ライブラリ、ツールを組合せるには様々な知見が必要
- システムベンダから半導体ベンダまで、すべての関連技術の協働が必要
- 関連業界で協力・連携し、(1) 活用支援、(2) ビジネス推進、(3) 市場の活性化貢献を実現することが必要

様々なベンダや大学が集まり連携するための場が求められている
→2014年10月組み込みマルチコアコンソーシアムを設立

組み込みマルチコアコンソーシアムの取り組み

- SHIM 1.0 の標準化に貢献 (Software-Hardware Interface for Multi-many-core)
 - 多様なマルチコアチップを抽象化したXML記述
 - コア種類・数、メモリ配置、アドレスマップ、通信、コア→メモリ性能情報等が、数百ページの説明書を読まずとも、機械的に読める
 - 性能情報の例：コアAからメモリ番地Xにアクセスしたときの(best, typ, worst)レイテンシ
 - ツール群、OS等がSHIM対応することにより、多様なマルチコアチップを共通的に扱えるようにすることが目的



```
<MasterSlaveBinding slaveComponentRef="LRAM_B
  <Accessor masterComponentRef="CPU_B0C0P2">
    <PerformanceSet>
      <Performance>
        <accessTypeRef>Instruction_Fetch</acc
        <Pitch best="1.0" typical="1.0" worst
        <Latency best="1.0" typical="1.0" wor
      </Performance>
      <Performance>
        <accessTypeRef>Load_Aligned_Byte</acc
        <Pitch best="1.0" typical="1.0" worst
        <Latency best="1.0" typical="1.0" wor
      </Performance>
```

コア→メモリ性能情報
SHIM記述例

これまでの会員向け公開成果

- マルチコア技術導入ガイド
 - 主にマルチコア特有の技術に関し、基本的な事項を経験豊かな専門家によってわかりやすく解説
- SHIM利用文書およびサンプルプログラム類
- モデルベース並列化プログラム類（名古屋大版評価バイナリ配布）

1-2 可視化を行う理由（2）OSオブジェクト状態の可視化

組み込みシステムではOS（RTOS）を使う事が多い、RTOSはOSオブジェクトの状態をログとして記録する機能があるが、ログからは現象の把握は容易ではないため、可視化が重要である


- ログでは、各コアのイベントが1次元で並んでいるため、コア間の関係が読み取りづらい

デッドロックが発生している例

```
[60690867]: [1]: enter to wai_sen semid=1.
[60691406]: [1]: leave to wai_sen state=0.
[60691582]: [2]: enter to wai_sen semid=1.
[60691593]: [2]: task 1 becomes WAIT.
[60691788]: [1]: enter to sig_sen semid=1.
[60691975]: [1]: leave to sig_sen state=0.
[60692360]: [2]: task 2 becomes RUNNABLE.
[60692484]: [2]: dispatch to task 2.
[60692586]: [2]: leave to wai_sen state=0.
[60692708]: [1]: enter to wai_sen semid=1.
[60692798]: [1]: task 1 becomes WAIT.
[60692914]: [2]: enter to wai_sen semid=2.
[60692920]: [2]: task 2 becomes WAIT.
```

8


←マルチコア
技術導入ガイド



↑SHIM Editor

これまでの一般向け公開成果

- MCA MPP和訳 (Multicore Programming Practice)
 - マルチコアを利用するための基本知識とベストプラクティス集
 - 2017.3組込みマルチコアコンソーシアム ダウンロードページに公開
 - 2020.11現在 595ダウンロード
- モデルベース並列化サンプル
 - 簡単なサンプルモデルと結果



データ読み書き間の依存性は計算の部分的な順序を決定する。順序を制限するデータ依存には3つのタイプがあり、真のデータ依存、逆依存、出力依存がある。(図8)

真のデータ依存は、あるデータ値への書き込みが終わるまでは読み込みができないような操作間の順序を示す。これはアルゴリズム内の基本的な依存であるが、このデータ依存性の影響を最小化するようアルゴリズムを改良することもできる場合もある。


並列化モデル

MPP


Copyright © 2020 Embedded Multicore Consortium. All Rights Reserved.

AI向けに様々なヘテロジニアスSoCが登場

現状



R-Car H3
 デュアルコアARM A57 CPU
 クアッドコアARM A53 CPU
 Video Codec, 3D Graphics,
 Audio DSP, etc.
 (Xilinx社WWWから転載)




Xilinx Zynq UltraScale+ EV
 FPGA
 クアッドコアARM A57 CPU
 デュアルコアARM R5 CPU
 ARM Mali GPU
 (Xilinx社WWWから転載)



NVIDIA Jetson Nano
 128コアNVIDIA Maxwell GPU
 クアッドコアARM A57 CPU
 (NVIDIA社WWWから転載)

しかし、まだまだマルチコア技術者は少ない

マルチコアサミット アンケート回答者の中での
製品・研究開発者および並列API利用者の割合




—開発・研究% —API%

組込みマルチコアコンソーシアム最近の取り組み

- SHIM2.0
 - 2019年IEEE標準化
 - ヘテロジニアス拡張、アーキテクチャ詳細記述、電力記述, etc.
- ヘテロジニアス・アーキテクチャ向けモデルベース並列化
- マルチコア向けプログラミング手法
 - 組込みマルチコアサミット「初心者がマルチコアソフト開発を成功させるポイント」

SHIM2.0がIEEE標準に！

- SHIM2.0では以下の課題について強化
 - ヘテロジニアス対応 / LLVM-IRでは表しきれない命令
 - ハードウェアが持つ画処理・知能処理関数アクセラレータ等
 - 電力見積
 - DVFS (Dynamic Voltage & Frequency Scaling)
 - 通信競合
 - 特にマルチコアでの見積に重要
 - アーキテクチャの表現強化
 - Out-of-Order, SIMDなど
 - キャッシュ/メモリアーキテクチャの表現強化
 - モジュール化による記述量削減
 - etc.
- IEEE標準として承認



The screenshot shows the IEEE Standards Association website for the IEEE 2804-2019 standard. The page features a dark header with the IEEE logo and navigation links. Below the header, there are tabs for 'Standard' and 'Active'. The main content area displays the title 'IEEE 2804-2019 - IEEE Standard for Software-Hardware Interface for Multi-Many-Core' and two buttons: 'BUY THIS STANDARD' and 'ACCESS VIA SUBSCRIPTION'. Below this, there are sections for 'Explore This Standard' and 'Standard Details'. The 'Standard Details' section includes a description of the standard's purpose for tool and hardware developers.

コンソーシアム活動

- マルチコア向け開発支援ツールのためのハードウェア抽象化記述SHIM標準化と導入支援 (SHIM委員会)
 - SHIM (Software-Hardware Interface for Multi-Many-Core)
 - SHIM WG, Multicore Association (Chair: M. Gondo (eSOL))
 - NEDO省エネPJから仕様提案、MCA標準として2015年2月V1.0、2019年1月V2.0、2019年秋IEEE標準に
- リファレンスとしてSHIMを利用したマルチコア向け設計支援ツール群を開発
 - MCAとしても公開するSHIM Editorと性能計測ツールに加え、設計支援ツール群を会員向けに無償公開。所定の期間経過後に一般にも公開する可能性有
 - モデルベース並列化委員会
- 様々な並列化手法の知見共有とガイドラインの検討
 - マルチコア適用委員会
- セミナー開催、技術情報提供、MCAとの連携

今後のEMC

- SHIM2.0のIEC標準化、SHIM3へ
 - SHIM3ではプラットフォーム（基本ソフトウェア含む）のレイテンシについて検討
- ヘテロジニアス向けMBPをはじめとしたツール類の会員向け公開
- マルチコア初心者が開発を成功させるための方法論
- マルチコアに関する知見のフィードバック
 - マルチコア駆け込み寺
 - アンケートにご記入ください
- 活動にご意見をいただくとともに一緒に検討しましょう！

メンバーシップ

- 会員（2020年11月現在14団体）
 - アイシン精機、ルネサス エレクトロニクス、NSITEXE、eSOL、ガイオテクノロジー、萩原エレクトロニクス、三菱電機、大阪大学、埼玉大学、名古屋大学、早稲田大学アドバンスドマルチコアプロセッサ研究所、他
 - 相互協力：JASA、MCA(Multicore Association)
- メンバーシップ構成
 - 正会員（入会金なし、年会費20万） 準会員、特別会員
 - 詳細は <http://www.embeddedmulticore.org/>
- （参考）SHIM WG Primary Contributing Members
 - Cavium Networks, CriticalBlue, eSOL, Freescale, Nagoya University, PolyCore Software, Renesas, Texas Instruments, TOPS Systems, Vector Fabrics, and Wind River.